轻松高效地设置 PCB 设计约束的八个步骤

发布者:http://www.szpcbcb.com 发表时间:2015-12-23 点击:

  在PCB设计时,我们无法简单地快马加鞭,迅速创建一个库,输入原理图,然后处理 Layout,而把问题都留到最后,我们在PCB设计中总会有这样那样的漏洞。我们也可能会在库方面出现技术错误,进而导致在之后的设计流 程中出现不匹配情况。我们可能会因违规而造成信号完整性问题和制造问题。不管怎样,这些问题和许多其他问题都会使进度落后于预定计划。
  在线DRC让PCB设计人员能够快速完成蚀刻并由系统动态避免错误发生,因此在设计收尾阶段,只需在必要时进行极少量的清理工作,有时甚至完全不需要。利用这些方法,PCB设计人员可以专注于设计、质量和创新,而不必在设计周期的最后阶段花费时间检查错误。
  下面是轻松高效设置PCB设计约束的八个步骤。
  1.输入设计所需的所有常规间距。开发的这些信息最好作为所有未来设计的基准,并转化为模板,以免每个设计都要重新输入此数据。这也是一种为您的X、Y、Z轴开发封装间距要求的好方法,让您的系统可以在二维和三维布局期间标记出任何问题。
  2.检查所用到最相关的元器件的产品说明,检查管脚间距和尺寸。这将帮助您确定走线宽度和间距所需的最小规则。请记住,应将走线宽度和间距最大化,以便在可制造性设计(DFM)方面做到最好,这样您的设计在投产后可达到最佳质量。
  3.收集关键电路(DDR3/4、PCI-X 等)的要求,例如其他间距问题、拓扑、延迟和阻抗信息,为建立您的约束做准备。
  4.为其中每一项要求设置最小和最大约束。它们将作为您的默认约束基准,未来开发的其他所有约束间距类均以此为基准。
  5.针对其他已知条件创建额外的约束间距,例如高速3W约束。
  6.所有这些约束都已知并设置好后,为例外情况创建方案或规则区域。每个方案都是通过默认方案传播的,因此应在所有约束都已知并设置好后再创建例外情况,这一点很重要。
  7.为特定关键电路开发网络类,并创建提供各个关键类之间的间距要求所需的类到类间距。
  8.为特定关键网络的差分对、拓扑、时序、延迟匹配和容差等开发约束类。

Tags:pcb设计  
上一篇:« 核电机组抄板技术将有望使中国核电“走出去”
下一篇:“军民互动,融合发展” 龙芯世纪参加军需交流盛会 »